登录
|
立即注册
网站首页
网站论坛
BBS
积分充值
每日签到
搜索
MCU智学网
»
网站论坛
›
EDA/PCB设计论坛
›
Cadence/orcad/Allegro
›
帖子
在ORCAD16.6中对原理图进行DRC检查
[复制链接]
4082
0
发表于 2019-11-19 09:57:47
|
查看全部
|
阅读模式
本文包含源代码、原理图、PCB、封装库、中英文PDF等资源
您需要
登录
才可以下载或查看,没有账号?
立即注册
x
在做原理图的时候,差点犯了个致命问题,本该是同一网络的net,结果两边的net名字不一致,幸好被领导发现了,要不然就报废了。
于是乎就去折腾下 DRC 检查的功能,以前也没用过。
好了打开 DRC 检查的菜单步骤:
1、打开 ORCAD 软件,先选中整个 dsn 文件;
2、在Tools中点击Design Rules Check;
3、打开显示界面
①Scope:范围,是检查整个设计,还是只检查选中的部分;
②Mode:模式,是用事件还是实例,默认是实例(不明白啥意思),默认好了;
③Action:操作,第一个是要不要检查整个设计;第二个是在警告出做DRC标记;第三个是删除存在的DRC标记;第四个,不明白,保留DRC?放弃DRC?没选。
④Design Rules:设计规则,第一个是运行电气规则;第二个是运行物理规则。
4、电气规则
ORCAD显示不全,太水了。
check single node nets——检查单节点网络;
check unconnected bus net——检查未连接的总线网络;
check no driving source and Pin type connect——检查驱动接收等Pin Type的特性,这些在高速仿真时用到;
check unconnected pins——检查未连接的管脚;
check duplicate net names——检查重复的网络名称;
check SDT compatibility——检查SDT兼容性;
check off-page connector connect——检查跨页连接的正确性;
check hierarchical port connect——检查层次图的连接性;
Reports:
Report all net names——导出所有网络的名称;
Report misleading tap connection——导出误导的分接连接,不明白;
Report off_grid object——导出网格对象;
Report hierarchical ports and off-page connection:导出分层端口和分页图纸间接口的连接
5、物理规则
check power pin visible——检查电源引脚可视性;
check missing pin number——检查是否有丢失的Pin numbers;
check missing/illegal PCB footprint property——检查缺失或者不符合规则的PCB封装库定义。没有此项规则导入原理图导入PCB时可能会出项许多问题。
Check Normal Convert view sync ——检查不同视图下的Pin numbers的一致性。
Check power ground short——检查电源、地短接。
Check incorrect Pin_Group assignment——检查Pin_Group属性的正确性;
Check Name Prop consisrency——检查名称属性的一致性;(猜的,Prop=Property)
Check high speed props syntax——检查高速props语法有无错误;
Custom DRC——自定义的DRC;
Reports:
Report visible unconnected power pin——导出可见的未连接电源引脚;
Report invalid Refdes——导出无效的参考编号;
Report unused part package——导出未使用的部分封装;
Report indentical part reference——导出相同元件的编号;
6、ERC Matrix
ERC:Electrical Rule Checker,电气规则检查矩阵。
不同属性的管脚相连是不报错,报警告还是报错误的矩阵设置。
Input:输入引脚;
Bidirectional:双向引脚;
Ouput:输出引脚;
Open Collector:集电极开路引脚;
Passive:无源引脚;
3 State:三态引脚;
Open Emitter:射极开路引脚;
Input Port:输入端口;
Bidirectional Port:双向端口;
Ouput Port:输出端口;
Open Collector Port:集电极开路端口;
Passive Port:无源端口;
3 State Port:三态端口;
Open Emitter Port:射极开路端口;
Power:电源引脚;
Unconnected:未连接;
举报
回复
返回列表
*
滑块验证:
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖后跳转到最后一页
admin
管理员
293
主题
21
回帖
3995
积分
Ta的主页
发信息
签到
连续天
7人
签到看排名
更多
精彩推荐
RV1126 RV1109硬件设计全套参考资料包
1、介绍 RV1126和RV1109是专用于视觉处理的高性能处理器SoC,可广泛应用于智能门锁、
瑞芯微 RK3326 RK3326S 硬件参考设计分享
RK3326是为个人平板电脑和智能音频设备设计的高性能四核应用程序处理器。提供了许多嵌
更新自动建库工具PCB Footprint Expert 202
已更新至目前最新版本Footprint Expert 2024.04 自动建库工具Footprint Expert 2023.
RK1808全套资料 包含芯片手册 参考设计 硬
一、简介 随着物联网和人工智能的兴起,AIoT(AI+IoT)芯片也随之兴起,RK1808是瑞芯
瑞芯微 RK3568 硬件参考设计分享 原理图 PC
RK3568芯片介绍简介瑞芯微RK3568芯片是一款定位中高端的通用型SOC,是一款高性能低功
更多
热点动态
1.
量程自动切换数字电压表proteus仿真 程序资
2.
自制FM收音机
3.
Cadence Allegro 17.4 电子设计速成实战宝
4.
RTL8309N方案-8口Switch原理图PCB规格书
5.
思特威SC4336_数据手册 SC4336_设计应用指
6.
思特威SC3338_数据手册 SC3338_设计应用指
7.
思特威SC3336_数据手册 SC3336_设计应用指
8.
思特威SC3335_数据手册 SC3335_设计应用指
更多
随手拍
1.
量程自动切换数字电压表proteus仿真 程序资
2.
自制FM收音机
3.
免费分享 全开源全协议245W桌面充电站-无线
4.
Cadence Allegro 17.4 电子设计速成实战宝
5.
VL817-Q7 USB3.0 HUB方案 包含规格书 参考
更多
客服中心
微信扫描二维码
服务时间:周一至周日 8:30-22:00
在线客服
客服微博
产品咨询
售后中心
快速回复
返回顶部
返回列表